OFDM调制解调与常规调制解调相比，所需的运算量大，尤其是当系统选用的子载波个数多时，仅在发射端的IFFT变换和接收端的FFT变换所需的时间就很长。通常使用FPGA和高速的DSP解决该问题。由于在接收端还要完成信号突发检测、同步和频偏校正等数字信号处理，所以接收端对实时性要求更高。在该系统中，使用FPGA完成信号的突发检测和定时，DSP完成FFT/IFFT变换和QAM/QPSK调制解调。
本系统丰要由4部分组成：DSP、FPGA、正交数字上变频器(QuadratureDigitalUpconverter)、正交数字下变频器(QuadratureDigital Downconverter)。系统硬件结构如图2所示。图中，D表示数据总线，A表示地址总线，C表示控制总线，L表示链路口数据线，字母后面的数字表示总线的位数。50 MHz晶振为两片DSP及FPGA提供时钟信号，32．768 MHz高稳定度品振为AD9857和AD6654提供高质最的时钟信号。复位芯片MAX6708控制DSP、FPGA、AD9857、AD6654和STl6C550的复位。
DSP完成QAM或QPSK的调制解调和FFT／IFFT变换。系统所使用的DSP是ADI公司的TigersharcTSlOl。该DSP具有以下特性：最高工作频率为300MHz，3．3ns指令周期；6MB片内SRAM；2个计算模块，每个模块都有1个ALU、1个乘法器、1个移位寄存器和1个寄存器组；2个整型ALU，用来提供寻址和指针操作；14个DMA控制器；1149．1IEEEJTAG口。对于0FDM基带处理，该DSP最大的特点是：进行256点的复数FFT变换，仅需3．67μs。
正交数字上变频器采用ADI公司的AD9857。AD9857最高工作频率为200MHz，输出中频频率范围为0～80MHz；内部集成半带滤波器、CIC(CascadedIntegratorCornb)滤波器，反SINC滤波器和高速的14位数／模转换器，其核心是一个相位连续的直接数字频率合成器DDS(Direct Digital Synthesizcr)。在该方案中，AD9857工作在正交调制模式，其32位频率控制字使输出频率的最高精确度为：SYSCLK(系统时钟)除以2。
正交数字下变频器采用ADI公司的AD6654。AD6654内部集成了一个14位、92．16Msps的模／数转换器和4/6通道的数字下变频器。每个通道可独立配置。数字下变频内部集成了频率变换器、可编程级联梳状滤波器(CIC)、2个滤波器组和数字自动增益控制。其中：频率变换是通过32位数控振荡器实现的；CIC实现1～32倍的抽取；2个滤波器组包括FIR滤波器和2倍抽取的半带滤波器。输入的中频模拟信号经过ADC和频率变换后，使用滤波器组进行滤波和抽取，最后并行输出正交基带数字信号，输入中频信号频率最高可到200MHz，此时，使用欠采样技术。
3 参数设计及调制信号波形
作者采用PCB八层板设计，实现了该系统的硬件平台，并在此平台基础上实现了高速OFDM传输和常规单载波调制解调，形成了一个通用宽带高速调制解调平台。设计的目的是要在该平台上实现现有的全部物理层的算法，特别是实现实时OFDM传输系统。对OFDM系统提出的指标要求如表l所列。
图3给出了32路子载波OFDM在上述参数设计下的已调信号波形(见图3(a))及其功率谱(见图3(b))。图中子载波调制方式为QPSK，码兀频率为中频频率36．864另外，数字调制方式的码元频率可达2MHz(即对于四相调制，比特速率可达4Mbp；对于32QAM调制，比特速率可达10Mbps)，且子载波调制方式、比特(或码元)速率、输出中频均可调。
