本周，三星发布了全球最先开始量产突破半导体微细化技术极限的新概念3D垂直堆叠型结构NAND闪存芯片(3D Vertical NAND, 3D V-NAND)。

此次推出的3D垂直堆叠型结构NAND闪存芯片规格为128Gb，为业界最大容量。该产品同时采用了三星独创的“3D圆柱形电荷捕获型栅极存储单元结构技术(3D Charge Trap Flash)”和“3D垂直堆叠制程技术”，与采用20纳米级单层结构的高性能NAND闪存产品相比，密度提高了两倍以上，由此显著提高了生产效率。

到目前为止，投入量产的闪存芯片采用的是40多年前开发的浮栅(Floating Gate)结构，其原理是将电荷储存于导体。随着近来10纳米级制程工艺开始投入使用，存储单元间的间隔大幅缩小，使得电子外漏导致的电子干扰现象越来越严重。可以说，NAND闪存的微细化技术已达到了物理极限。

然而，三星电子此次将原来单层排列的存储单元以3D垂直堆叠方式重新排列，不仅同时实现了“结构创新”和“制程创新”，更将原有问题一并解决，为业界开创了“3D闪存芯片量产新纪元”。

三星电子通过多年研究设计出的“3D圆柱形电荷捕获型栅极存储单元结构技术(3D Charge Trap Flash) ”把存储单元像盖摩天大楼一样垂直堆叠24层，是三星电子在全球领先开发的2D平面电荷捕获型栅极芯片技术(2D CTF)的立体3D进化版。采用该结构的存储单元通过把电荷存储在具有高稳定性的绝缘体中，大幅减少了上下存储单元间的电子干扰现象。新产品的写入速度将提高两倍，作为存储单元寿命衡量标准的可擦写次数随产品种类不同也将提高两倍到十倍不等。

“3D垂直堆叠制程技术”则是实现在尽可能小的芯片上放置尽可能多的组件的技术。三星电子开发了从高层向低层穿孔以连接电极的蚀刻技术，以及将存储单元垂直围绕在各层板面上的门极结构技术等一系列独特并有突破性的工艺技术。

此外，三星电子在过去十年研究"3D垂直堆叠型结构NAND闪存(V-NAND)技术"的过程中，研发了300余项核心专利，并已在韩国，美国和日本等世界各国提出了专利申请。

由此，三星电子成功突破了10纳米级以下半导体技术的极限，为将来推出1Tb以上大容量NAND闪存确保了技术来源，也掀开了NAND闪存技术革新的新篇章。换句话说，今后的技术竞争将不再是利用最新的光刻设备来追求微细化的竞争，而是迎来了通过加高堆叠层数来实现大容量化的彻底的技术转型。

据市场调查机构预测，世界NAND闪存芯片市场将持续增长，从今年的236亿美元增长到2016年的308亿美元。