在本文的第二部分(见下期)将详细介绍电源完整性设计中的最优IR压降方法,以及片上电感对电源完整性所带来的影响。另外,还将详细介绍像45nm这类更新的工艺节点上,电源完整性经常存在的问题(例如呈2次方或指数式增长的L×(di/dt)噪声,能够帮助IP内核和芯片设计师快速仿真和分析物理设计的全面电源完整性技术和EDA工具的严重缺乏,无法清楚地理解芯片电源完整性的各个方面),这些问题共同导致了器件良率的下降,最后将讨论针对上述这些问题的可能解决方法。