LPC23xx对DP83848I的配置过程如下：
①发送脉宽大于1μs的复位信号，等待自动协商过程完成；
②查询基本模式状态寄存器(BMSR)的第5位，当该位变高时，表明自动协商过程完成，结束等待；
③查询BMSR的15、14、13、12和11位，获取以太网接口的工作方式；
④配置LPC23xx以太网控制器的工作方式。
图3以太网接口的PHY设备的硬件电路
关于如何通过MMII读写DP83848I的内部寄存器，请查阅参考文献[2]的149150页，在此不再赘述。
本文介绍了以LPC23xx以太网控制器为依托、以DP83848I为PHY设备而设计的一种自适应以太网接口。应用了较新的电子器件和电子技术，为嵌入式系统中以太网底层的软硬件设计提供了参考，也为TCP/IP协议在嵌入式系统上实现提供了硬件平台。
参考文献
[1]韩光洁,赵海,等．EmbeddedInternet 技术及其综述[J]．小型微型计算机系统，2004, 25(5)：798-802．
[2]PhilipsSemiconductor．LPC2364/6/8/78User manual, Rev 016，200610．
[3]王廷尧．以太网技术与应用[M]．北京：人民邮电出版社，2005．
[4]刘树波，叶季平．嵌入式系统中快速以太网适配器设计[J]．武汉大学学报:工学版，2003,36(5)：123-126．
[5]NationalSemiconductor．DP83848IPHYTER Industrial Temperature Single Port 10/100 Mb/s Ethernet Physical Layer Transceiver,200704．
