面对表面贴技术造成的测试上的不便，JTAG接口提供了简单灵活的调试手段，用户可以通过 JTAG接口，将在 PC交叉编译生成的结果下载到DSP中，或者通过JTAG接口即时查看DSP内部寄存器和RAM的值，对程序的行为进行调试。系统的软件代码在调试阶段存放在扩展的RAM中，脱机运行后，用于存储传输的图像数据，故扩展了512KB。以太网控制芯片Ax88796通过ISA接口与DSP相连，通过网络隔离器16ST8515后，接入以太网络中。
1 Ax88796与TMS320F2812的接口设计
TMS320F2812通过XINTF接口访问外部设备，每次访问都分为三个阶段：前导（Lead）、有效（Active）和跟随（Trail），每个阶段的等待周期数都可由软件设定，等待的时钟周期数由该存储区间对应的XTIMING寄存器设置，而且每个存储区间的读写过程可以单独控制。
TMS320F2812通过对采样XREADY信号输入引脚来判断外部设备是否完成数据读/写。当外部低速设备的读/写过程未执行完成时，输出信号READY为未就绪状态，此时TMS320F2812持续保持数据有效（写访问）或保持等待数据（读访问）状态，即ACTIVE状态。一旦TMS320F2812对该信号的采样结果是就绪状态，则结束本次数据读写过程。
在TMS320F2812对Ax88796进行读操作时，设置Lead和Trail阶段为0个时钟周期，Active 阶段为5个时钟周期；在TMS320F2812对Ax88796进行写操作时，设置Lead阶段为0个时钟周期，Active阶段为1个时钟周期，Trail阶段为1个时钟周期。
2 Ax88796的ISA接口设计
Ax88796有两个输入引脚，CPU[1:0]设置不同的工作模式，用于和不同的CPU总线相连。在与TMS320F2812连接时，将CPU[1:0]都拉低，设置为ISA总线接口。
Ax88796的地址总线SA与数据总线SD分别与TMS320F2812的地址/数据总线相连，TMS320F2812通过I/O读写Ax88796的寄存器来控制其状态，通过远程DMAFIFO与Ax88796的内部SRAM进行数据交换。Ax88796的基地址默认值为200H，所以基地址范围为200H～21FH。Ax88796的ISA接口有10根地址线——SA[9:0]。
Ax88796的BHE引脚决定了是否使能高8位数据线，如果 BHE 信号为高，则高8位数据线内部强行下拉，此时Ax88796工作在8位传输模式下。表1和表2是 Ax88796 在 ISA 模式时的访问信号组合。
可以看出，对奇偶字节地址的访问方式是不同的，但对于TMS320F2812而言，地址空间是按16位字寻址，所以所有的地址都是偶字节地址，这样对地址线A0就无须再作专门处理，连线简洁。在本课题中，直接将BHE接地，始终使用16位传输模式。
3 系统RAM扩展
TMS320F2812内部已经集成了18KB的RAM，对于一般的应用来说，已经无须再扩展外部RAM。片内RAM能以150MIPS的速度进行访问。在对运算速度要求很高的处理程序中，通常将经常访问的程序段放到内部RAM中运行，这样能大大提高运行速度，因此片内RAM显得格外宝贵。而且本系统是一个网络通信系统，将来会用于进行大量图像的网络传输，因而也要求外括RAM用于存放图像文件。
