引言
WCDMA支持高速率传输，并且同时满足不同速率和质量要求的业务复用。这就要求信道编解码模块必须采用一种灵活的业务复用方案，高效、动态的进行多信道处理[1]。而由于终端设备在功耗、实时性及存储要求等方面的特殊性，使整个系统的实现变得更加复杂。
随着DSP处理器和大规模FPGA技术在近些年的高速发展，DSP+FPGA的硬件架构能完全支持上述这些复杂技术的实现[1]。但由于该硬件架构需要相应的软件支持才能发挥它们的性能，所以寻求一种有效的软件方案是实现整个信道编解码模块的关键。本文结合WCDMA一帧多时隙[3]的特点，给出了一种基于时隙来灵活调度各处理模块的中断任务处理方案，该方案充分发挥DSP在任务实时调度方面的优势，使整个系统的硬件资源得到最大的利用，执行效率得到尽可能的提升，并且系统功耗在一定程度上能得到有效降低。
1 WCDMA终端侧信道编解码的描述
终端侧信道编解码模块包含上行编码复用链路和下行解码复用链路。
根据3GPP TS25.212协议[4]，WCDMA系统上行链路复用和信道编码的过程为：传输块经过CRC校验后进行信道编码，编码后的数据进行第一次交织和速率匹配，然后对多个传输信道的数据复用并进行第二次交织，最后映射到相应的物理信道。如果进行多码传输，则在传输信道复用以后还需进行物理信道的数据分割。
每个数据块集从上层到达传输信道的时间间隙（TTI）上都附有相关的处理参数（TFI）。信道编解码模块根据TFI的信息查表计算出关于从CRC开始到速率匹配的各个环节的处理参数。当有多个传输信道复用到物理信道时，物理层对不同传输信道的TFI信息进行排序得到传输格式组合（TFCI），它描述了各个传输信道的复用关系。同时经过速率匹配的多个传输信道的数据按照TFCI进行相应的串行复用处理，组成一个编码合成传输信道（CCTrCH），并进行第二次交织后把CCTrCH映射到物理信道。
下行链路的解码复用链和上行链路的复用链结构大致相同，只是对应上行链路每个编码模块，下行链路都提供一种相应的逆处理模块。与上行链路不一致的是速率匹配模块和无线帧合并模块所处的位置不同于上行链路，并增加了固定或可变比特位置的DTX处理。
2 基于时隙的任务调度研究
本文给出的基于时隙的任务调度方案是基于DSP＋FPGA的硬件架构之上。DSP实现任务的控制与调度，FPGA完成各处理子模块的具体实现，并且这些模块为各信道所共享。
2.1 基于时隙的任务调度方案原理描述
根据WCDMA信道编解码的协议说明，信息流分成为多个传输块以TTI周期为单位进行发送和接受，整个信息流的处理由DSP根据接受的中断触发不同的任务来完成。在本方案中共采用两个DSP中断：一个是时隙（Slot）中断，中断周期为667us；另一个是帧（Frame）中断，中断周期为10ms。两个中断有不同的优先级，时隙中断的优先级高于帧中断。本文基于时隙的任务调度方案就是以这两个中断为参考，周期性的定位出时隙任务。
时隙中断的主要任务是通过中断触发将10ms分为15等分，每次中断根据上下行编解码流程的不同环节，调度运行FPGA中不同的功能子模块，对于在一个577us时间内不能完成的功能子模块，监控其运行的状态以控制整个流程的运行。帧中断的任务就是通过中断触发，周期性地把一个TTI周期以10ms帧为单位进行划分。
2.2 WCDMA终端侧编解码模块执行机制
