为进一步解决高速率通道所带来的系列问题，不仅仅是仅仅解决SD-FEC的错误平层和算法复杂度带来的128G速率的提升，而是面向更具有挑战性的400G甚至 1T应用，阿尔卡特朗讯在2012年3月发布了业界首个基于400G速率技术的解决的ASIC芯片。如同下表二对比，这个芯片超越现有芯片技术200%以上，预计可在2012年Q4带来整个业界SD-FEC解决方案的全面更新，行业内的软判决成熟套片的解决方案也将全面成熟。
表二：400G芯片关键新能对比
四：结论
2012年国内100G 的研讨已从“Why 为什么”建设深入到“ How 怎么”建设100G上来。在既有码型和固定发射功率的下，有两种方法提升Rm点的系统OSNR门限。经过本振技术优化后的系统在不增加额外线路开销的情况下，B2B OSNR已与复杂算法的SD-FEC性能接近。由于100G相对40G技术，基于偏振复用相干检测天生对DGD和色度色散不敏感，因此可将Q 裕量从40G的3-3.5db 下降到2-2.5db，优化后的100G的系统ONSR门限完全与40G相同，甚至优于某些码型的40G系统。SD-FEC 是第三代FEC技术发展的方向，在牺牲有效带宽到20%冗余的情况下，可以提升OSNR预算1.3 db。由于SD-FEC本身的复杂对硬件实时处理的要求很高，软判决和硬判决不是取代关系而是配合关系。目前，AT&T首次测试了针对128G 速率千万门电路的40nm的芯片成熟性，阿尔卡特朗讯也在2012年Q1发布了基于400G技术的全新处理芯片。成熟套片技术的快速发展，必将大幅提升DWDM的网络传送容量以及网络OSNR性能。
作者简介：
郭中华，华中科技大学通信与系统硕士。在光网络领域有10余年的工程设计、网络规划、产品规划与定义、整体解决方案的经验。2005年加入阿尔卡特，负责重大项目以及产品定义、跨领域的总体解决方案构。曾任解决方案部副总监以及光网络首席架构师。现任阿尔卡特朗讯（上海贝尔）国内销售支持总部，光网络总监。
