DSP IP供应商CEVA最近针对4G无线基础设施市场推出了XC323 DSP内核。该内核采用了矢量处理器，性能比德州仪器等现有基站侧VLIW DSP提升多达4倍，可以减少所需的处理器和硬件加速器数量，从而降低总体BOM成本。
“由于DSP内核性能的提高，使单芯片基站或单芯片毫微基站或单芯片毫微微基站成为可能。”CEVA市场营销副总裁Eran Briman说，“未来基站板级的成本可以从传统方式的1000美元降低到200美元。”据悉，XC323 DSP内核包括8路VLIW、512位SIMD操作、每周期32次MAC乘法运算。
在这些新的产品中，厂商都采用了软件无线电技术，来实现单一DSP上支持既有和未来的通信标准。
FPGA厂商也对未来的无线架构提出自己的构想。赛灵思提出了基于扇区的新PHY层架构。“真正的探讨在于什么样的器件是最适合实现基于扇区的方法。” 赛灵思无线通信事业部总监Manuel Uhm说，“这些候选器件包括FPGA、来自于飞思卡尔或者德州仪器的DSP、ASSP以及一些被定义为SoC厂商的新晋公司，例如敏迅。每一个选择都有自己的长处和劣势，没有哪一个是完美的。所以，这取决于架构提供商来决定他们愿意牺牲哪一种性能来开发自己的系统。”
Manuel Uhm同时表示，虽然像飞思卡尔的8156、TI的6487以及敏迅的SoC Transcede都集成了turbo解码，这种方法或许可以采用一时，但是会产生吞吐量不够以及未来不能升级等问题。
当然上述每种器件都有一些劣势，例如德州仪器的DSP在数据吞吐能力上仍然不够，基于CEVA做SoC对芯片开发商提出了较高的技术能力要求，而对于FPGA厂商，如何降低成本也是关键点。
