[本文摘要]

目前基于FPGA的全数字CDR（Clock andData Recovery，时钟数据恢复）多采用数字化过采样法，有同频多相时钟采样和数据延迟链采样两种具体的实现方式。其基本原理是采用本地N ×f 的高速时钟，对信号作N 倍过采样，通过对采样数据的分析，判断出数据跳变沿的位置，实时寻找并切换到最佳采样时钟，从而恢复出数据与线路时钟。